我過去曾接觸過一些FPGA收發機的工作（當然只是非常簡單的，沒有使用9361，也沒有涉及arm ps - pl的互動），但我認為學習門檻仍然存在。
FPGA 開發主要使用 Verilog 語言，是針對數位電路的開發，需要具備數位電路、數位整合電路、訊號與系統、數位訊號處理等相關知識，當然也需要程式語言的基本功。
FPGA 的主要開發平台包括 Vivado、Quartus（前者為主）。以圖上所示的 Zynq 為例，僅僅是開發軟體的本身、以及 Vitis 和 Vivado 這兩個工具的使用，就能讓您持續開發一段時間。
此外，SDR 通常需要在單片機上整合 ARM 架構系統，同時還需具備 Linux 開發知識、總線協定等相關的電腦知識，整體要求相當高。
但如果使用現成的韌體，那麼您主要負責硬體部分（例如：PCB 設計、高速訊號線、阻抗匹配、無線電頻率電路等技術都需要專業知識），而軟體的開發，如果在電腦上進行上位機程式設計，相對來說會比較簡單。
自行組裝 + 時間成本，費用也可能高達數千元，不推薦。若非相關領域人士，很可能會買到品質不佳的產品。
（當然，如果版主有足夠的時間和意願來學習，也可以嘗試一下。）
闽ICP备2021006864号-7
闽公网安备35020602002794号